差分走線差分信號（差分信號）在高速電路設計中應用越來越廣泛，電路中最關鍵的信號往往是采用差分結構設計，還有哪些它如此受歡迎？在PCB設計中，如何確保其良好的性能？

 

有了這兩個問題，讓我們來討論下一部分。什么是差分信號？通俗地說，驅動端發送兩個等效的反相信號，接收端通過比較兩個電壓之間的差異來確定邏輯狀態“0”或“1”。

 

并且承載差分信號的一對布線稱為差分線。

與普通的單端信號布線相比，差分信號最明顯的優勢體現在以下三個方面：

A.抗干擾能力強，因為兩條差分線之間的耦合非常好，當外界有噪聲干擾時，幾乎同時耦合到兩條線路，而接收端只關注差異在兩個信號之間，所以外部共模噪聲可以完全抵消。

B.能有效抑制EMI，同樣的原因，由于兩個信號的極性，它們的外部輻射電磁場可以相互抵消，耦合越近，釋放到外界的電磁能越少。 C.精確的定時定位，因為差分信號的切換變化位于兩個信號的交叉點，而不是普通的單端信號依靠高低兩個閾值電壓來判斷，所以通過這個過程，溫度影響很小，可以減少定時誤差，也更適合低幅度信號電路。

 

目前流行的LVDS（低壓差分信號）是指這種小幅度差分信號技術。對于PCB工程師來說，最重要的問題是如何確保在實際布線中充分利用差分布線的這些優勢。也許只要與布局有聯系的人都會理解差分布線的一般要求，即“等長，等距”。相等的長度是為了確保兩個差分信號始終保持相反的極性并減少共模分量，而等軸測圖主要是為了確保兩者的差分阻抗一致并減少反射。 “盡可能接近原則”有時是差分布線的要求之一。但是這些規則都不是剛性的，許多工程師似乎并不了解高速差分信號傳輸的本質。以下重點介紹PCB差分信號設計中的幾種常見誤解。