高速PCB板設計中的串擾問題和抑制方法（下）ULTRACAD Design開發了許多免費的計算器軟件供設計人員使用，其中一個是串擾計算器軟件。它包括上述串擾結構的計算，可用于估計相鄰布線之間的串擾系數，簡單方便。

 

 

    由于影響串擾的因素很多，軟件不可能給出非常準確的結果，但在最壞的情況下會出現近似值，因此設計也應參考之前的電路板設計來校準結果。

 

串擾分析使用EDA工具模擬PCB板的串擾，我們可以快速發現，定位和解決PCB實現中的串擾問題。

 

本文以導師公司的仿真軟件Hyperlynx為例分析串擾。高速設計中的仿真包括布線前的原理圖仿真和布線后的PCB仿真，對應于Hyperlynx Linesim和Boardsim。 Linesim主要用于布線前布線仿真，它可以模擬約束作為實際布線約束，早期預測和消除串擾問題，從而有效地約束布局和改變疊加，并在電路板布局之前優化時鐘，關鍵信號拓撲和終端負載。 Boardsim是一種布線后仿真，可準確預測未知PCB線之間的耦合效應，在示波器中顯示仿真結果，并顯示所有串擾波形的詳細信息。

 

目的是預測和檢測實際成品的串擾問題，從而節省設計人員的時間并避免重復設計制造原理原型。對于布線布線的仿真，Linesim首先需要建立基本的耦合模型，并在不同的電路環境中設置不同的約束，包括線間距，最大平行長度，最大驅動IC的轉換速度，介質厚度，疊層結構等等。 。這些約束允許設計人員在設計早期可能出現問題時進行有效規劃，減少布局布線之前可能發生的串擾，并找到最準確的約束作為下一布局布線的約束。

 

可以在驅動器芯片的選擇中引入Ibis（輸入/輸出緩沖器規范）模型，驅動器芯片通常由芯片制造商提供。有三種方法可以將Boardsim用于布線的串擾分析：交互式串擾仿真，快速批處理和詳細的批處理。其中，交互式串擾仿真可以通過數字示波器直觀地觀察干擾情況。這里給出了幾何閾值和電閾值的概念。幾何閾值將指定一定的區域，所有訪問該區域，一定長度的網絡被認為是攻擊網絡;電氣閾值將指定干擾量，并且導致網絡超過該測量的任何干擾網絡被認為是攻擊網絡。幾何閾值的使用要求設計人員對串擾有一定的了解，知道有多遠，在哪一層會產生多少串擾。

 

因此，一般建議使用電氣閾值，它可以更準確，分析速度更快。在這種情況下，以TD-SCDMA終端基帶電路中的ADC和DAC芯片MAX19700為例說明其時鐘線的串擾抑制。

 

首先，使用一個簡單的模型來表示時鐘電路，該模型由Linesim構建，如圖4所示。

 

簡單仿真模型基本模型有兩個網絡：驅動器A0（驅動線是時鐘信號線，其工作頻率為5.12MSPS），通過傳輸線連接到1MW電阻器C0，驅動器A1接收模式通過傳輸線連接到720KW電阻C1。每個耦合傳輸線的特征阻抗為68.8W，耦合長度為9in。 Hyperlynx計算出每條線路的延遲約為1.581ns。該模型分為8層，兩條信號線設置在內線（和微帶線），并且是同一層。在PCB布局布線限制中，線寬為5mil，線間距為5mil，相對介電系數設為4.3。示波器探頭分別加到A0，B1和C1，用示波器觀察波形，并設置B1的10MW電阻加入探頭。

 

仿5）避免信號共享循環。 在高速PCB設計過程中，不僅要對理論概念有詳細的了解，還要不斷積累經驗，不斷完善理論。

 

        同時，熟練使用相關輔助軟件還可以縮短設計周期，從而提高競爭力，成功完成設計起著重要作用。

 

結論高速PCB板級，系統級設計是一個復雜的過程，包括信號串擾等信號完整性問題越來越不容忽視，因此設計人員需要對信號完整性問題進行全面的設計和考慮，在 設計周期在各個階段使用不同的方法，以確保設計快速準確地完成，這樣可以節省時間并避免重復。真結果如圖5所示。從圖5可以看出，串擾幅度相對較大，因此有必要采取一種方法來抑制串擾。通過以下方式獲得圖6的仿真波形