本文是關于在印刷電路板（PCB）的開發階段使用數字輸入/輸出緩沖信息規范（IBIS）仿真模型。本文介紹如何使用IBIS模型提取一些重要變量以進行信號完整性計算并確定PCB設計解決方案。

 

請注意，此提取值是IBIS模型的組成部分。

 

信號完整性問題在傳輸線兩端觀察數字信號時，設計人員會對信號驅動到PCB走線時產生的結果感到驚訝。在距離相對較長的情況下，電信號更像行波而不是瞬時變化信號。對電路板上的波浪行為的良好模擬是CHICHENGPO（池中的波浪）。由于兩組相同體積的水具有相同的“阻抗”，因此紋波平穩地穿過水池。然而，池壁的阻抗差異是明顯的，并且波在相反方向上反射。注入PCB跡線的電信號會出現相同的現象，當發生阻抗不匹配時，這種現象以類似的方式反射。圖1顯示了具有不匹配端阻抗的PCB器件。微控制器TI MSP430™向TI ADS8326 ADC發送時鐘信號，該ADC將轉換數據發送回MSP430。圖2顯示了器件中阻抗失配形成的反射。這些反射導致傳輸線跡線上的信號完整性問題。

 

允許一端或兩端的PCB走線電阻匹配可以大大減少反射。

f為了解決系統電阻和電阻匹配問題，設計人員需要了解集成電路（ICS）的阻抗特性以及充當傳輸走線的PCB走線的阻抗特性。

 

了解這些功能后，設計人員可以將每個連接單元建模為分布式傳輸線路。傳輸線提供各種電路服務，從單端和差分終端設備到開漏輸出設備。本文主要介紹單端傳輸線，其驅動器具有推挽輸出電路設計。

 

此外，還需要以下IC PIN規范：

 

發射器輸出電阻ZT（Omega）

 

發射機上升時間tRise和下降時間tFall（秒）

 

接收器輸入電阻ZR（Omega）

 

接收器引腳電容值CR_Pin（F）這些規范通常不在IC制造商的產品手冊中。

 

正如本文將要討論的那樣，所有這些值都可以通過IC的IBIS模型在PCB設計和使用模型來模擬PCB傳輸軌跡時獲得。

 

使用以下參數定義傳輸跟蹤：

 

特征阻抗Z0（歐米茄）

 

傳播延遲D（ps /英寸）

 

跟蹤傳播延遲tD（PS）

 

跟蹤長度LENGTH（英寸）根據特定的PCB設計，變量列表可能更長。例如，PCB設計可以具有帶有多個傳輸/接收點的背板。 3所有傳輸線走線均取決于特定的PCB。通常，FR-4板的Z0范圍是50到75歐姆，而D的范圍是140到180ps /英寸。 Z0和D的實際值取決于實際傳輸軌跡的材料和物理尺寸。

4特定電路板的線路傳播延遲可以計算如下：TD = dxlength。

 

（1）對于FR-4板，線性線的合理傳播延遲（見圖4）為178 ps /英寸，特征阻抗為50歐姆。

 

通過測量走線的導線電感和電容并將這些值插入以下公式，我們可以在電路板上驗證這一結果：CTR是一個線速跟蹤線電容，單位為法拉/英寸; LTR是用于享受/英寸單位的線路電感; ps /英寸是空氣介電常數;和ER是材料介電常數。

 

例如，如果微波傳輸帶板線電容器為2.6pF /英寸，則線電感為6.4nH /英寸，而D = 129ps /英寸，Z0 =49.4Ω。

 

聚合電路和分布式電路的比較一旦定義了傳輸線，下一步就是確定電路布局是代表聚合系統還是分布式系統。通常，聚合系統的尺寸很小，而分布式電路需要更多的電路板空間。小電路具有有效長度（LENGTH），其信號小于最快的電氣特性。

 

要成為合格的聚合系統，PCB上的電路必須滿足以下要求：

 

（5）其中，tRise是以秒為單位的上升時間。在PCB上實現聚合電路后，終止策略不是問題。

 

基本上，我們假設傳輸到傳輸線的驅動信號立即到達接收器。

 

IBIS模型的數據組織結構根據IC的電源電壓范圍，IBIS模型包括三個或六個或九個角的數據。確定這些角度的變量是硅工藝1，電源電壓和結溫。設備模型的特定過程/電壓/溫度（PVT）SPICE角度對于創建精確的IBIS模型至關重要。評級不同，硅工藝不同，所創建的模型薄弱且強大。設計人員根據元件的功率要求定義電壓設置，并在額定值，最小值和最大值之間進行更改。

 

最后，根據元件的額定溫度范圍，額定功耗和封裝與環境熱阻的結點，即θJA，確定元件硅結的溫度設定。表1提供了三個PVT變量及其與TI 24位生物電位測量ADC ADS129x系列的CMOS工藝關系的示例。這些變量用于實現六個SPICE仿真。第一和第四次模擬使用額定工藝模型，額定電源電壓和室溫下的結溫。第二和第五次仿真都使用弱工藝模型，低電源電壓和高結溫。第三和第六次仿真使用強大的工藝模型，更高的電源電壓和更低的結溫。

 

PVT值之間的關系映射CMOS過程的最佳角度。

 

表1 ADS1296 IBIS模型的PVT模擬角度

 

角落數量

 

硅過程

 

電源電壓（V）

 

溫度（°C）

 

1

 

額定

 

1.8

 

27

 

2

 

弱

 

1.65

 

85

 

3

 

強大

 

2.0

 

-40

 

4

 

額定

 

3.3

 

27

 

五

 

弱

 

3.0

 

85

 

6

 

強大

 

3.6

 

-40

 

* TI ISIS模型標準額定=典型，弱=最小，強=最大值。

 

查找和/或計算變送器規格信號完整性評估的指定變送器規格包括輸出阻抗（ZT）和提升時間（分別為tRise和tFall）。圖5顯示了TI ADS1296封裝ads129x.ibs，其中列出了自我IBIS模型文件。 5用于生成阻抗的值顯示在[Pin]關鍵字下，該關鍵字也在緩沖模型中（未顯示）。

 

提升時間位于IBIS模型數據列表的瞬態部分。輸入和輸出引腳的阻抗任何信號的引腳阻抗都由封裝的電感和電容加到模型阻抗中。在圖5中，關鍵字“[Component]”，“[Manufacturer]”和“[Package]”描述了一個特定的封裝，64引腳PBGA（ZXG）。特定引腳的封裝電感和電容可在“[Pin]”關鍵字下找到。例如，在引腳5E處，可以找到信號GPIO4，L_pin和C_pin值。

 

信號和封裝的L_pin（引腳電感）和C_pin（引腳電容）值分別為1.4891 nH和0.28001 pF。第二個重要的電容值是硅電容，即C_comp。可以在Ads129x.ibs文件的模型DIO_33列表中的“[Model]”關鍵字下找到C_comp值（參見圖6）。該模型中的C_comp是DIO緩沖器的電容，其電源引腳電壓為3.3V。 “|”符號代表評論;因此，該列表的有效C_comp值為3.0727220e-12 F（典型值），2.3187130e-12 F（最小值）和3.8529520e-12 F（最大值），PCB設計人員可從中選擇。

在PCB傳輸線設計階段，3.072722 pF的典型值是正確的選擇。

 

Ads129x.ibs文件C_comp值模型DIO_33列表輸入和輸出阻抗對信號傳輸至關重要。

 

以下等式定義了IBIS模型引腳的特征阻抗：

 

輸出提升時間在整個行業中，提升時間規格的實踐是使用輸出信號（通常為0到DVDD）在10％到90％的軌到軌信號之間擺動所需的時間。

 

“IBIS Open forum”的升級時間定義是相同的，其采用是由于CMOS開關波形的長尾。 IBIS模型中的輸出，I / O和三態模型具有位于[Ramp]關鍵字下的一些規范，其目標是R_load（測試負載），dV / dt_r和dV / dt_f。提升時間數據范圍是電壓輸出信號的20％至80％。如果典型dV / dt_r值的分母乘以0.8 / 0.6，則升時間值在20％-80％擺動和10％-90％擺動之間變化。注意，該數據表示電阻性負載（R_load）的緩沖器。 Ads129x.ibs文件，假設DIO_33數據為50Ω負載，因此數據不會達到DVDD。

 

計算值為各種傳輸線計算提供正確的tRise值，例如fKnee，f3dB和提升長度。

 

使用IBIS設計傳輸線在本文中，討論了具有不匹配端阻抗的PCB作為起點。之后，我們通過IBIS模型學習并找到這個傳輸問題的一些關鍵組成部分。在這方面，應該有解決這個問題的辦法。

 

顯示終止校正策略，并顯示校正后的波形。如果您想設計PCB傳輸線，第一步是從產品手冊中收集信息。第二步是檢查IBIS模型，找出一些無法從規格輸入/輸出阻抗，提升時間和輸入/輸出電容獲得的參數。在進入硬件階段，我們需要使用IBIS模型來查找一些關鍵產品規格并模擬最終設計。

ADS1296的IBIS模型封裝列表，包括L_pin和C_pin值