快速解決PCB高速系統中的信號完整性問題隨著數據速率的提高，信號完整性問題已成為設計工程師考慮的最關鍵因素。數據速率的這種指數級增長可以在手持移動設備和消費類顯示產品等高帶寬路由器/交換機等應用中看到。抖動（噪聲）是降低設計中信號完整性水平的主要原因。除了使用布板，阻抗匹配和更昂貴的材料來實現信號完整性增強技術之外，設計人員還可以簡單地在設計中添加均衡器等抖動接收器，以解決抖動問題。

 

通過這種方式，設計人員不必專注于信號完整性問題，而是專注于系統的核心設計。信號布線在過去經常被視為一個簡單的概念，并且視頻信號，語音信號或來自布線視點的數據信號之間沒有區別。因此過去很少有人關心信號布線。然而，現在情況已完全改變。視頻信號傳輸速度現已達到每通道3.3Gbps，數據信號遠遠超過每通道5Gbps。

 

PCI Express，XAUI，SATA，TMDS和Display Port等高速串行標準要求設計團隊和工程師不僅要考慮信號完整性問題，還要深入了解它將如何影響系統的性能和可靠性。 。為了掌握這些知識，工程師必須首先了解影響系統中信號完整性的因素。通過增加信號抖動可以觀察到系統中信號完整性的損失。系統的總抖動主要由兩種抖動組成，即隨機抖動和確定性抖動。隨機抖動是無限的，基本上服從高斯分布，而確定性抖動是有限的和可預測的。

 

在90％的系統中，確定性抖動是設計工程師必須解決的主要信號完整性問題。確定性抖動包括代碼干擾（ISI），占空比失真和周期性抖動，它們分別由帶寬限制問題，時鐘周期的不對稱性以及交叉耦合或EMI問題引起。

 

諸如連接器，PCB布線，長電纜和沿布線放置的其他無源器件等無源器件是確定性抖動的最重要來源。信號頻率越高，衰減越大，因此指定數據流中的功率電平不匹配，并且該功率電平不匹配將導致信號中出現ISI。

 

ISI將降低信號完整性，這足以防止接收器從接收端的信號中正確提取任何實際數據。功率電平不匹配的原因是沒有設計工程師可以保證設計中的數據傳輸。數據可以不斷變化（0-1-0-1-0-1等），也可以是常數（1-1-1-1-1-1等）。顯然，上述6個變化位的無占空比是6“1”恒定數據流的占空比的6倍。由于免稅比小6倍，信號頻率將高出6倍。

 

如果數據流包含這兩種類型，則接收器信號將具有非常不同的功率電平，因為頻率越高，衰減越大。

 

解決功率不匹配問題大多數高速信號標準規定應盡量減少無變化的連續比特數，例如8B / 10B編碼。此編碼方案確保數據流不超過4個連續位。

 

但是，仍然可以將接收器信號的高功率部分的4倍。為了補償功率電平不匹配以降低ISI，設計人員可以使用均衡或去加重技術。

 

均衡技術將增加所有高速位的功率，使高速位和低速位中的接收信號具有相同的功率電平，從而降低功率電平失配。加劇平衡的反面，但目標相同：最小化功率水平不匹配。它是通過降低低速位的功率來完成的，這會增加高速位的功率。

 

因此，加重只能用于發送比特，而均衡只能用于接收比特。這不是消除確定性抖動的唯一方法，但用戶最有可能需要某種類型的發射機抖動，例如上述情況會變得更糟。

 

實際的抖動消除方案需要這兩種電路。不要讓抖動破壞您的設計，因為市場上已經有低成本的信號調理解決方案。平衡和去加重電路的使用消除了長FR線，連接器和長電纜引起的抖動，您不必擔心了解信號的細節完整性增強技術，讓抖動終結者處理它！