1.在菜單首選項下設置被動設備R，C，L的映射類型。

 

2，在LAYER STACK MANANGER中設置厚度和銅厚度。

 

3，在DESIGN / DESIGN RULES / SIGNAL INTEGRITY中設置所需的SI規則。

 

4，運行TOOLS / SIGNAL INTEGRITY，在信號完整性界面中運行導入IBIS-FILE，并導入用于分析的芯片的IBIS模型文件。 5，最關鍵的一步，使用文本編輯器編輯Design Explorer SELibrarySignalIntegrityUseru_parts.hrt，該編輯器指定PROTEL99SE的所有可用設備模型，

 

ASCII碼格式，很容易理解，在這里你可以創建一個新的設備模型，并為新設備的每個引腳指定在第4步導入的PIN宏模型，可以針對每個引腳，以及將設備名稱更改為COMMENT的PCB設備屬性（當然，您也可以更改COMMENT），磁盤。

 

以下是該設備的簡單格式：TI！

 

SN74221N PQ [16] TYP [“DIC”]

 

IN [1--3,9--11]（“TTL_000_S0_in.mac”），

 

[6,7,14,15]

 

OUT [4,5,12,13]（“TTL_000_S0_out.mac”）

 

BI [6,7,14,15]

 

VCC [16]

 

GND [8] 6，返回Protel99se PCB接口，運行Reports / SIGNAL INTEGRITY，如果帶有效模型列的報告IC識別出您之前編輯的相關設備型號的型號，表明設置已完成，您可以返回設計/設計規則/信號完整性以詳細設置信號完整性規則并再次使用工具/設計規則檢查它們在運行TOOLS / SIGNAL中

 

INTEGRITY之后的信號完整性接口也不需要逐個設置信號引腳模型，它已經根據U_parts.hrt文件中的設置自動識別，可以直接選擇信號進行分析。

 

優點：緩沖模型可以特定于PIN，批量信號分析結果比默認模型準確得多，可以實現批量過沖和下降的反射分析精確分析，在信號完整性界面中也可以做一個更精確的單串擾分析和傅里葉擴展的頻域分析，它可以確定信號有害的EMI諧波分量。缺點：阻塞的模型仍然無法識別，并且當存在阻塞的被動設備時，模擬將不可能。

 

由于對延遲時間的計算方法缺乏了解，目前無法實現當前對時序的約束。由于時間關系，本文僅闡述了操作步驟，應用需要對Protel99se的深度操作能力和信號完整性理論基礎以及現代EDA軟件的約束驅動設計方法有一定的了解。至于為什么他們會考慮protel99se進行信號完整性分析，由于公司的原因，該公司希望節奏，但自從我來到就職公司，董事會的經驗是可以承受的，沒有問題需要改變設計工具，公司為了照顧別人不熟悉的韻律，所以不再考慮，雖然我知道高時不韻律的要求可能不是最低點，反復要求更換設計工具沒有結果，它必須在Protel99se上提出想法，這是本文的起源。