本文重點介紹使用IP的PCB設計人員，并進一步使用拓撲規劃和布線工具來支持IP，快速完成整個PCB設計。從圖1中可以看出，設計工程師有責任通過布置少量必要組件并規劃這些組件之間的關鍵互連路徑來獲取IP。
一旦獲得IP，就可以將IP信息提供給PCB設計者，PCB設計者將完成剩余的設計。
圖1：設計工程師獲得IP，PCB設計人員進一步使用拓撲規劃和布線工具來支持IP，以快速完成整個PCB設計。現在沒有必要通過設計工程師和PCB設計人員之間的交互和迭代過程來獲得正確的設計意圖，設計工程師已經獲得了這些信息，結果相當準確，這對PCB設計人員有很大幫助。在許多設計中，設計工程師和PCB設計人員必須執行交互式布局和布線，這可能會消耗雙方的許多寶貴時間。從過去的經驗來看，互動操作是必要的，但是耗時且效率低。
設計工程師提供的初步規劃可能只是一個手動繪圖，沒有適當的組件比例，總線寬度或引腳輸出提示。
由于PCB設計人員參與設計，而使用拓撲規劃技術的工程師可以獲得某些組件的布局和互連，這種設計可能還需要其他組件的布局，其他IO和總線結構的采集以及所有互連完成。
PCB設計人員需要采用拓撲規劃并與下布的布局組件進行交互，從而實現最佳布局和交互規劃，從而提高PCB設計效率。隨著關鍵區域和高密區域布局的完成以及拓撲規劃的獲得，布局可能先于最終的拓撲規劃。因此，某些拓撲路徑可能必須使用現有布局。雖然它們的優先級較低，但仍需要連接。因此，部分規劃圍繞所生產組件的布局。
此外，這種級別的規劃可能需要更多細節來為其他信號提供必要的優先級。
詳細的拓撲規劃圖2顯示了布局完成后組件的詳細規劃。
總線總共有17位，并且它們具有相當有序的信號流。
圖2：這些總線的網絡線路是更高優先級拓撲規劃和布局的結果。為了規劃這種總線，PCB設計人員需要考慮一些現有的障礙，層設計規則和其他重要的約束。
在了解了這些條件后，他們計劃了總線的拓撲路徑，如圖3所示。
圖3：精心規劃的公交車。在圖3中，細節“1”規劃了“紅色”頂部的元件引腳，它們用于從元件引腳引出并連接到細節“2”處的拓撲路徑。此部分使用未打包的區域，只有第一層被標識為布線層。從設計角度來看，這似乎很明顯，布線算法將使用頂層連接到紅色拓撲路徑。
然而，在該特定總線的自動布線之前的一些障礙可以為算法提供用于其他布線層的選項。由于總線在第一層上被組織成緊密的線，設計者開始將轉換部分規劃為第3層，細節為“3”，并考慮總線穿過PCB的距離。請注意，第3層上的此拓撲路徑比頂層寬，因為它需要額外的空間來容納阻抗。此外，該設計還指定了層轉換的準確位置（17個孔）。當拓撲路徑從圖3的右側部分向下移動到細節“4”時，需要從拓撲路徑連接和各個組件引腳引出許多單比特T型連接點。 PCB設計人員選擇將大多數連接保留在第3層，并穿透其他層以連接元件引腳。
因此，他們繪制了一個拓撲區域來指示從主線束到第四層（粉紅色）的連接，并將單位T型觸點連接到第二層，然后使用其他通孔連接到設備引腳。拓撲路徑在第3層繼續到詳細信息“5”以連接活動設備。然后，這些連接從有源引腳連接到有源器件下方的下拉電阻。
設計人員使用另一個拓撲區域規范從第3層連接到第1層，其中元件引腳屬于有源器件和下拉電阻。此級別的詳細規劃僅需約30秒即可完成。獲得此計劃后，PCB設計人員可能希望立即布線或創建進一步的拓撲規劃，然后通過自動布線完成所有拓撲規劃。從計劃完成到自動布線結果不到10秒。實際上，這個速度并不重要，事實上，如果你忽視設計師的意圖，自動布線質量很差，這是一個完全浪費時間。
以下某些圖表顯示了自動接線的結果。
拓撲布線（拓撲布線）從左上角開始，組件引腳的所有連接都遵循設計者所表達的意圖，位于第1層并壓縮成緊密的總線結構，如圖4中的“1”所示和“2”。第1層和第3層之間的轉換在細節“3”中進行，并且采用空間密集型的穿孔。
重要的是要重申這里考慮阻抗因子，因此線路更寬，間隔更大，如實際寬度路徑所示。
圖4：具有細節1和3的拓撲布線結果。如圖5中的細節“4”所示，由于需要使用過孔來容納單比特T型交叉點，因此拓撲路徑變得更大。再一次，規劃反映了設計師對這些單比特T型交換點的意圖，從第3層布線到第4層。
此外，3樓的線條非常緊湊，盡管它們在插入孔的地方稍微膨脹，但是在穿過孔之后它們快速且緊密地連接。
圖5：帶有詳細信息4的拓撲布線結果。圖6顯示了詳細信息“5”的自動布線結果。第3層上的活動設備連接需要轉換為第1層。
這里的孔整齊地布置在元件引腳上方，第一層布線首先連接到有源器件，然后連接到1層的下拉電阻器。
圖6：帶有詳細信息的拓撲布線的結果5.上面的示例得出結論，17位被詳細規劃為4種不同的設備類型，表示設計者有意流動層和路徑，意圖只需要大約30秒到獲得。
然后可以進行高質量的自動布線，所需時間約為10秒。通過將抽象級別提升到拓撲規劃，整個互連時間大大縮短，在互連開始之前，設計人員對密度和完成設計的潛力有了真正清晰的理解，例如為什么在設計的這一點保持線？為什么不繼續計劃并在后面添加線條？什么時候計劃完整拓撲？
如果考慮上面的例子，計劃抽象可以與另一個計劃一起使用，而不是與每個網絡上有許多段和許多洞的17個獨立網絡一起使用，這個概念在考慮工程變更命令時非常重要（生態，工程） 。
工程變更單（ECO）在以下示例中，FPGA的引腳輸出尚未完成。設計工程師已告知PCB設計人員這一現實，但出于進步原因，他們需要在FPGA引腳輸出完成之前盡可能地推進設計。在已知引腳輸出的情況下，PCB設計人員開始對FPGA進行空間規劃，同時設計人員完成規劃，同時還考慮從其他器件引出到FPGA。 IO最初計劃在FPGA的右側，但現在位于FPGA的左側，導致引腳輸出與原始計劃完全不同。
由于設計人員在更高的抽象層次上工作，他們可以通過消除移動FPGA周圍所有布線的開銷來適應這些變化，并將其替換為拓撲路徑修改。但是，受影響的不僅僅是FPGA;這些新的PIN輸出也會影響相關設備的引出。為了適應扁平封裝的引線進入路徑，路徑的末端也應移動;否則會導致線扭曲扭曲，從而在密度PCB上浪費寶貴的空間。這些鉆頭的扭曲需要額外的布線和穿孔空間，這在設計的最后階段可能無法滿足。如果進展更加激烈，則不可能對所有這些線路進行這樣的調整。
關鍵是拓撲規劃提供了更高級別的抽象，因此實現這些ECO要容易得多。由遵循設計者意圖的自動布線算法設置的質量優先級高于數量優先級。如果確定存在質量問題并且使連接無效而不是產生質量較差的接線，則由于兩個原因這樣做是完全正確的。首先，連接故障連接比清除這種線路的接線更容易，結果是不良結果和其他自動接線操作。其次，實現了設計者的意圖，并要求設計者確定連接的質量。
但是，只有在故障布線的連接相對簡單和本地化時，這些視圖才有用。一個很好的例子是接線裝置無法實現計劃的連接百分比。在這一點上，不能犧牲質量，但允許一些計劃失敗，留下一些未連接的線。所有接線都通過拓撲規劃進行連接，但并非所有接線都通過組件引腳連接
這確保為無效連接保留一定量的空間，并提供相對容易連接的連接。
本文摘要拓撲規劃是一種與數字信號PCB設計過程協同工作的工具，設計工程師可以輕松開始使用該工具，但它還具有特定的空間，層和連接流功能，可用于復雜的規劃。
PCB設計人員可以在設計之初使用拓撲規劃工具，也可以在設計工程師獲得IP后使用它們，具體取決于使用此靈活工具的對象，以便最好地適應其設計環境。拓撲布線只是遵循設計人員的計劃或意圖提供高質量的布線結果。面對ECO時，拓撲規劃比單獨的連接操作快得多，因此拓撲布線設備可以更快地采用ECO，從而提供快速準確的結果。
