1.創建原理圖庫時，請注意引腳定義和包名稱。

 

在生產包裝庫，它聚焦在相應的示意性銷上，如果該引腳不兼容可以PCB視圖顯示時成分分離的現象。

 

2，任何PCB跡線在高頻信號的情況下，所引起的信號的時間延遲的曲折線的主要作用，為了使“相關的”相同組中的信號線的延遲的與一小部分進行補償，通過額外的邏輯處理，這些部分通常比其他信號少。最典型的是，它的延遲小于其他相關信號，因為時鐘線通常不需要經過其他邏輯處理。

 

由于不同的功能，出現電腦板，作為過濾器的電感的主要作用的曲折線時的應用，提高了電路的抗干擾能力，計算機主機板曲折線，主要PCICLK，幾個這樣的AGPCLK用于時鐘信號，其作用有兩點：1，阻抗匹配; 2，濾波電感。蛇行線的使用，為了提高母板，圖形卡的穩定性，通過電感現象消除長行的電流中的布線，由線和高頻性能特別明顯線之間減少交談。

 

3，用波峰焊過程中，電阻，由于波峰焊，電阻和SOP（1.27毫米或更大引腳間距）的組成部分的容量的軸向的SMT元件，軸和變速器的焊接表面IC距離方向是小于1.27毫米（為50Mil）的范圍內的同時，SOJ，消費稅，QFP其它活性成分，以避免使用波峰焊。

 

4，BGA與相鄰元件之間的距離> 5 mm。零件其它SMD之間間隔> 0.7mm時，插入距離大于2毫米是外表面和相鄰的安裝元件墊，PCB，用于壓接連接，卷曲大約5毫米連接器插入元件，裝置，沒有安裝元件或設備不能使焊縫表面約5毫米。

 

5，ic電容布局使其具有力并在地之間形成最短環路，盡可能接近ic電源引腳。

 

6，未來的電源分離只要將組件的布局放在一起，就應該考慮使用相同設備的相同源。

 

圖7是為了匹配阻抗而根據適度的性能組織阻礙容器的布局。信號系列匹配電阻布局接近的駕駛員側，所述距離一般不大于500密耳，匹配電阻器，電容布局必須的源極和信號的終端，多負載端子匹配信號區分如圖所示。

 

圖8是布局打印組裝圖的電路圖設計者來驗證器件封裝，單板的準確性，確認對應的背板和連接器信號之后，啟動導線之后完成我可以證實。