電源完整性的概念電源完整性（Pi，電源完整性）是為板級系統提供穩定可靠的配電系統（PDS）。

從本質上講，為了使系統工作，電源，接地噪聲得到有效控制，在寬帶范圍內為芯片提供足夠的能量，并充分抑制由電壓波動，輻射和串擾引起的芯片工作。隨著VLSI技術的發展，芯片的工作電壓越來越低，工作速度越來越快，功耗越來越大，單板的密度越來越高，因此供電系統的穩定性在整個工作頻段內更高。電源完整性設計的水平直接影響系統的性能，例如整機的可靠性，信噪比和誤碼率，以及EMI / EMC和其他重要指標。板級電源通道阻抗過高和同步開關噪聲SSN過組裝帶來嚴重的電源完整性問題，這將對器件和系統的穩定性產生致命影響。
 

在pcb打樣過程中電源完整性仿真的很有必要。PI設計是通過合理的平面電容，分立電容，平面分段應用，確保板級電源通道阻抗滿足要求，確保板級電源質量符合器件和產品要求，確保信號質量和設備，產品穩定性。電源完整性pi與信號完整性之間的相互作用Si：從整個仿真領域開始，我們首先關注信號完整性，但實際上，電源完整性和信號完整性彼此相互關聯以相互制約。電源，接地平面在供電的同時還為信號線提供參考回路，直接確定回流路徑，從而影響信號的完整性;同樣的方式，不同的信號完整性處理方法也會給電源系統帶來不同的影響，從而影響電源設計的完整性。因此，集成電源的完整性和信號的完整性是非常有益的。

掌握了信號完整性設計方法后，設計工程師必須豐富電源完整性設計的知識。

電源完整性研究的內容：電源完整性仿真有很多內容，但主要方面如下：

1：板級功率通道阻抗仿真分析，在充分利用平面電容的基礎上，通過仿真分析確定旁路電容的數量，類型，位置等，確保板級功率通道阻抗滿足設備要求的穩定性。

2：板級直流壓降模擬分析，確保板級電源通道滿足設備的壓降限制要求。

3：板級共振分析，避免板級共振對電能質量和EMI的致命影響。

配電系統

配電系統配電系統（PDS）：上圖是經典配電系統的特性圖，相信大家比較熟悉。從該圖中，我們可以將整個功率帶分成幾個部分。在低頻段，電源噪聲主要取決于電源轉換芯片VRM的濾波。在幾MHz到幾百MHz的頻帶內，電源噪聲主要通過板級分立電容器和PCB電源調平進行濾波。在高頻部分，電源噪聲主要通過PCB的電源電平和芯片內部的高頻電容進行濾波。

當我們進行仿真時，低頻和高頻部分的仿真精度不準確，真正有意義的頻帶主要在幾MHz到幾百MHz的頻帶內。

Target Impedance Ztarget

目標阻抗是電源完整性仿真中有用但不精確的標準。

目標阻力

其中：Ztarget目標阻抗

電源電壓是工作電壓

允許的紋波允許工作電壓紋波系數電流是工作電流，目前由最大電流的1/2代替