小型SoC的整體測試架構，其中使用了Jtag輸入（TDI，TCK，TMS，Trst和TDO）而沒有任何修改。但是，定義了一條新指令，主要用于讀取信號完整性測試中的測試結果。從圖7中可以看出，只有每個互連的接收端單元已更改為OBSC。對于雙向互連，OBSC單元用于Core J和Core1之間的兩側。其他單元是標準BSc，在信號完整性測試模式下出現在掃描鏈中。 ILS的作用是獨立的，不需要特殊的控制電路來控制這些單元的時序。

 

掃描并輸出由F顯示的完整性信息以確定有問題的互連。

 

1. ex-sitest指令對于新的測試體系結構，建議在IEEE 1149.1指令集中添加一條新指令Ex-sitest。該指令類似于Extest指令，但添加了控制信號Si。在Update-ir狀態中，該指令被解碼并生成（SI_1）。然后輸出單元用作標準BSC，而輸入單元用作obsc。在SHIFT-DR狀態期間，信號F在CAPTURE-DR狀態下被捕獲并以每個時鐘周期的速度向外移位。在此示例中，TAP控制器狀態不會更改，但在解碼指令時需要進行一些更改。

 

核心之間存在的ex-sitest指令的數據流如圖8所示。

 

ex-sitest指令

2.測試過程TAP控制器IR首先加載ex-sitest指令，然后所有測試模式應用于互連，而ILS單元捕獲互連端的信號并檢測所有可能的故障。在測試應用程序過程完成后，必須讀取存儲在ILS單元FF中的結果。監控過程可以利用3種方法中的一種。

 

例如，使用方法3，應用所有測試模式，然后立即讀取完整性信息。

3.測試數據壓縮在傳統的邊界掃描架構（BSA）中，測試模式是進入并應用于互連的掃描。例如，在具有最大入侵者（MA）故障模型的N比特互連中，對每條受害線應用12種測試模式，當將測試模式應用于受傷線時需要12n時鐘。在n個互連之間翻轉受害線，并且總時鐘數（測試應用程序的數量）為12N2。當然，Ma是一個簡化的模型。如果在使用更復雜的模型或者在Soc中存在大量互連時測試模式的數量激增，則壓縮是必要的。本文介紹了一種簡單有效的壓縮技術，用于增加邊界掃描結構。

由于篇幅有限，本文只能簡要介紹一下增加JTAG架構的靈活性。這種壓縮技術有兩個關鍵點。首先，我們的方法是一種簡單的非破壞性壓縮方法，通過確定相鄰兩個模式之間的最大相似性并覆蓋它們來構造壓縮比特流。其次，因為這種壓縮方法是非破壞性的并且不對模式重新排序，所以不需要額外的解壓縮硬件。并且只有自動測試設備（ATE）用于通過控制Jtag TMS控制的輸入側來執行解壓縮過程。生成測試模式時，測試模式集中通常會出現大量不重要的模式。信號完整性生成的模式也是如此，特別是在考慮區域度量時（限制開發模式空間）。在任何情況下，我們假設測試集由包含相同長度的不重要長度的模式組成。

 

圖9表達了我們的基本壓縮思想，即充分利用不重要的部分來覆蓋盡可能多的位，以完成2種模式VI和VJ的壓縮（長度為1_16）。

 

測試數據壓縮

 

在這種情況下，壓縮數據（VI，VJ）僅用21個時鐘掃描輸入，而未壓縮數據需要16 + 16 = 32個時鐘。重要的是要注意，為了理解指定數據流的壓縮，我們需要一個數字模式（例如本例中的Di和DJ）來構造（解壓縮）模式。基于邊界掃描測試的目的，這些量是在更新BSC單元的內容之前所需的移位（即時鐘）的數量。我們假設ate存儲解壓縮數據（諸如0≤d≤1的d值），其在掃描輸入比特流時在D時鐘之后激活TMS（測試模式選擇）信號。然后，TMS信號提示抽頭控制器產生正確的控制指令（例如ex-sitest）以進行信號完整性測試。因此，不需要額外的解壓縮硬件