PCB傳輸線中的特性阻抗值必須匹配Driver與Reciver的電子阻抗
近年來，隨著IC集成度的提高和應用，其信號傳輸頻率和速度越來越高，因而在印制板導線中，信號傳輸(發射)高到某一定值后，便會受到印制板導線本身的影響，從而導致傳輸信號的嚴重失真或完全喪失。這表明，PCB導線所“流通”的“東西”并不是電流，而是方波訊號或脈沖在能量上的傳輸。上述此種“訊號”傳輸時所受到的阻力，也稱為“阻抗”，代表符號為Z0。所以，PCB導線上單解決“通”、“斷”和“短路”的問題還不夠，還要控制導線的阻抗問題。

　　((一)) 何謂阻抗?

　　阻抗是用來評估電子元件特性的一個參數。阻抗的定義是元件在既定頻率下對交流電的總對抗作用。

　　((二)) 為何要阻抗控制?

　　因為PCB傳輸線中的特性阻抗值必須匹配Driver與Reciver的電子阻抗，否則會造成訊號能量的反射、衰減，以及訊號到達時間之延誤，嚴重時無法判獨及開機。電路板線路中的訊號傳播時，影響其“特性阻抗”的因素有線路的截面積，線路與接地層之間絕緣材質的厚度，以及其介質常數等叁項。影響阻抗最多部分為:1、線寬，2、pp 厚度，3、介電值(FR-4 =4.3)其次是防焊厚度，側蝕,銅厚.等等這些會改變磁力線分布， 進而改變組抗之變數，先了解組抗公差值要求，再反推製程最大公差值，以軟體計算是否可達成。PCB 製程管制重點為用對材料/線徑公差10%以內/壓后層間厚度準確10%以內，即可達到設計要求。

　　((三)) 何謂Er值?

　　通常介質常數或稱相對電容率既是每單位體積的絕緣物質在每一單位之電位梯度下所能儲存的靜電能量。介質常數高則信號傳輸不少被儲存在板材中而造成信號不佳及傳播速率減慢。一般對于信號品質要求高者會限用PTF((鐵弗龍))就是因為其Er=2..5。

　　(四) 一般阻抗分3類：

　　1. 特性阻抗(impedance)。

　　如客戶針對4層板，外層線寬進行阻抗之控制，其計算外層線寬阻抗軟件模式如下。

(五) coupon設計注意事項：

　　1. 一般阻抗之設計有設計層(線路層)，及參考接地層(對應層)，如客戶無規格限定,4層板之規格為L1(設計層)-L2[L2接地層(對應層)]，L3[L3接地層(對應層)-L4(設計層)。

　　2. 內層有阻抗控制需注意，如連續2層皆有線寬控制，無其他層別[接地層銅箔(對應層)]阻隔，其線寬之設計需措開，不可重疊，避免影響阻抗值之測試。

　　3. 一般外層阻抗線寬需有銅條保護，其銅條寬度”越寬越好”，間距需min 10 mil以上。

　　4. 內層走線層，有阻抗控制需注意其上下接地層(對應層)，是否有銅箔覆蓋，其阻抗計算軟體及阻抗條之設計不同。