布線彼此非常接近的差信號也將彼此緊密耦合，這種相互耦合將減少EMI發射，差分信號線的主要缺點是增加PCB的面積，這本文介紹了采用差分信號線布線策略的電路板設計過程。

眾所周知，信號具有沿信號線或PCB線傳輸的特性，即使我們可能不熟悉單端模式布線策略，單端術語也能區分信號的傳輸特性。在差模和共模信號傳輸模式下，后兩種信號傳輸方式通常比較復雜。

差模和共模模式差模信號通過一對信號線傳輸。信號線傳輸我們通常理解的信號;在另一信號線上，傳輸在相反方向上相等的信號（至少在理論上）。

差分和單端模式首次出現時差別不大，因為所有信號都存在于循環中。單端模式的信號通常通過0電壓電路（或地）返回。差分信號中的每個信號通過接地電路返回。

由于每個信號對實際上是等效和反轉的，因此返回電路只是相互偏移，因此差分信號返回的分量不會出現在0電壓或接地電路上。共模方法是出現在（差分）信號線對的兩條信號線上的信號，或同時出現在單端信號線和地面上的信號。對概念的理解并不直觀，因為很難想象如何產生這樣的信號。這主要是因為我們通常不會生成共模信號。絕大多數共模信號是在電路中產生或由相鄰或外部信號源耦合的噪聲信號，這取決于場景。

共模信號幾乎總是“有害的”，許多設計規則旨在防止共模信號的出現。

差分信號線的接線通常（當然也有一些例外）差分信號也是高速信號，因此高速設計規則經常應用于差分信號的接線，特別是在設計傳輸線1等信號線時。

這意味著我們必須非常小心地設計信號線的布線，以確保信號線的特征阻抗沿信號線連續并保持恒定。在差分線對的布局布線過程中，我們希望差分線對中的兩條PCB線是相同的。這意味著應該在實際應用中盡最大努力確保差分線對中的PCB線具有完全相同的阻抗，并且布線的長度完全相同。差分PCB線通常是有線的，它們之間的對準方向在任何位置都保持不變。

通常，差分線對的布局布線總是盡可能接近。

差分信號的優點單端信號通常指某種“參考”電平。該“參考”電平可以是正電壓，或者它可以是接地電壓，器件的閾值電壓或其他地方的其他信號。另一方面，差分信號總是指差分線對的另一側。

也就是說，如果一條信號線上的電壓（+信號）高于另一條信號線上的電壓（-signal），那么我們可以得到一個邏輯狀態，如果前者低于后者那么我們就可以得到另一種邏輯狀態，參見圖1.差分信號具有以下優點：1。精確定義時序，因為控制信號線對的交點比控制信號相對于參考電平的絕對電壓值更簡單。這也是需要精確實現差分線對等長度布線的原因。如果信號不能同時到達差分線對的另一端，則可以大大減少對源可以提供的任何定時的控制。另外，如果遠端信號的差分線不是嚴格等效和反向，則會出現共模噪聲，這將導致信號時序和EMI問題。

2.由于差分信號不是指除自身以外的任何信號，并且可以更嚴格地控??制信號交叉的時序，因此差分電路通常可以比傳統的單端信號電路更高的速度工作。由于差分電路的工作取決于兩條信號線上的信號之間的差異（它們的信號等效和反向），所獲得的信號是任何單端信號的兩倍，與周圍的噪聲相比。

因此，在所有其他條件下，差分信號總是具有更高的信噪比，從而提供更高的性能。差分電路對差分對上的信號電平之間的差異非常敏感。但是，相對于其他一些參考（特別是地面），它們對差分線上的絕對電壓值不敏感。

相反，差分電路對諸如彈性反射和可能存在于電源和接地平面上的其他噪聲信號之類的問題不敏感，并且對于共模信號，它們以一致的方式精確地出現在每條信號線上。差分信號還對EMI和信號之間的串擾耦合具有一定的免疫力。如果一對差分信號線的布線非常緊湊，那么任何外部耦合的噪聲將以相同的程度耦合到線對中的每個信號線。因此，耦合噪聲成為“共模”噪聲，差分信號電路對該信號具有非常完美的抗擾性。如果線對絞合在一起（例如雙絞線），信號線將更能抵抗耦合噪聲。

由于不可能輕易地在PCB上安裝差分信號，因此在實際應用中盡可能將它們的接線放在一起是一種非常好的方法。非常靠近布線的差分信號也彼此緊密耦合。相互之間的耦合減少了EMI發射，特別是與單端PCB信號線相比。可以想象，差分信號外部輻射中的每條信號線在大小和相反方向上是相等的，因此它將相互抵消，如在雙絞線中的信號的情況。

差分信號越接近布線，它們之間的耦合越強，外部EMI輻射越小。差分電路的主要缺點是增加了PCB線。因此，如果應用過程不能發揮差分信號的優勢，那么就不值得增加PCB面積。

但是，如果設計電路的性能有了重大改進，那么增加布線面積的成本是值得的。

本文總結了差分信號線相互耦合。這種耦合會影響信號線的外部阻抗，因此必須使用端子匹配策略（有關差分阻抗的討論和計算，請參見注釋2）。差分阻抗的計算很困難，國家半導體在該領域提供了一些參考。 Polar Instruments還提供單獨的差分阻抗計算器，可以計算許多不同的差分信號結構3（需要付費）。

高端設計套件還可以計算差分阻抗。但是，應該注意的是，差分線之間的相互耦合將直接影響差分阻抗的計算。必須保證差分線之間的耦合沿整個差分線保持恒定或確保阻抗的連續性。這就是為什么必須在差分線之間保持“恒定間距”設計規則的原因。