在電路設計中，我們一般都關注信號的質量，但有時我們往往只限于信號線進行研究，而電源和地面作為處理的理想情況雖然這可以簡化問題，但在高速設計中，這種簡化已不再可行。雖然電路設計的直接結果以信號完整性顯示，但我們不能忽視電源完整性設計。因為電源完整性直接影響最終PCB板的信號完整性。電源完整性和信號完整性密切相關，在許多情況下，影響信號失真的主要原因是電源系統。

 

例如，地面反彈噪聲太大，去耦電容設計不合適，電路影響很嚴重，多功率/地平面分割不好，編隊設計不合理，電流不均勻等等上。

 

1.去耦電容我們都知道在電源和地之間增加一些電容可以降低系統的噪聲，但是電路板上增加了多少電容？每個電容器的電容有多大？每個電容器的位置更好？類似這些問題我們一般都不認真考慮，只是用設計師的經驗來進行，有時甚至認為電容越小越好。

 

在高速設計中，必須考慮電容器的寄生參數，定量計算每個電容器的耦合電容數和具體位置，以確保系統的阻抗在控制范圍內，基本原理是需要去耦電容，一個不能少，多余的電容，一個不。

 

2，地面反彈當高速設備的邊緣速率小于0.5ns時，來自大容量總線的數據交換速率特別快，當它在電源層產生影響信號的強烈波紋時，發生電源不穩定問題。當電流通過接地回路變化時，由于電路電感會產生一個電壓，當上升沿縮短時，電流變化率增加，接地回彈電壓增加。此時，接地層（地線）不再是理想的0電平，電源不是理想的直流電位。當同步開關的門電路增加時，地面反彈變得更嚴重。對于128位總線，可能有50_100個I / O線沿同一時鐘切換。此時，反饋到電源的I / O驅動器和接地回路電感的同時切換必須盡可能低，否則，即使到相同的接地靜電也會出現電壓刷。

 

各處的彈跳，例如芯片，封裝，連接器或電路板，都會反彈，導致電源完整性問題。從技術發展的角度來看，設備的上升沿只會減少，而總線的寬度只會增加。保持彈跳的唯一可接受的方法是減少電源和接地分配電感。對于芯片裝置，移動到陣列晶圓，盡可能多地放置電源和地，并盡可能短地連接到封裝以減小電感。對于封裝，它意味著移動層封裝以使電源的接地平面更接近，如在BGA封裝中那樣。對于連接器，這意味著使用更多的接地引腳或重新設計連接器，為它們提供內部電源和接地層，例如基于連接器的帶狀軟線。對于電路板，這意味著使相鄰的電源和接地平面盡可能靠近。

 

因為電感和長度是成比例的，所以盡可能使電源和接地的接地短路會降低噪聲。

 

3.配電系統電源完整性設計是一個非常復雜的問題，但近年來如何控制供電系統（電源和地平面）之間的阻抗是設計的關鍵。從理論上講，電力系統之間的阻抗越低越好，阻抗越低，噪聲幅度越小，電壓損失越小。在實際設計中，我們可以通過設置變化的最大電壓和功率范圍來確定所需的目標阻抗，然后通過調整相關因素來近似測量電力系統各部分目標阻抗的阻抗（與頻率有關）。電路。