隨著系統設計復雜性和集成度的大規模提高，電子系統設計人員正在進行100MHZ以上的電路設計，總線工作頻率已達到或超過50MHZ，還有一個很大的部分甚至超過100MHZ。

 

目前，約80％的時鐘頻率設計超過50MHz，近50％的主頻設計超過120MHz，有20％甚至超過500M。當系統工作在50MHz時，會產生傳輸線效應和信號完整性問題，當系統時鐘達到120MHz時，除非使用高速電路的設計知識，否則基于傳統方法的PCB將無法工作。因此，高速電路信號質量仿真已成為電子系統設計者必須采取的設計手段。

 

只有通過高速電路仿真和先進的物理設計軟件才能實現對設計過程的控制。

 

傳輸線效果

 

基于上述傳輸線模型的定義，總結起來，傳輸線將為整個電路設計帶來以下效果。 ·

反射信號反射信號·

延遲和定時錯誤延遲和定時錯誤·

過沖（上/下）過沖/下沖·

串擾引起的噪聲（或串擾）·

 

電磁輻射EMI輻射

 

1反射信號在高速電路中，信號的傳輸如上圖所示，如果線路未正確端接（端子匹配），則來自驅動端的信號脈沖在接收端反射，從而觸發意外效果，使信號輪廓失真。當變形變形非常顯著時，會導致各種誤差，導致設計失敗。同時，失真變形信號對噪聲的敏感性增加，并且還會引起設計失敗。

 

如果不充分考慮這一點，EMI將顯著增加，這不僅會影響其自身的設計結果，還會導致整個系統的故障。

 

反射信號的主要原因：線路過長;傳輸線與端部不匹配，電容或電感過大，阻抗不匹配。

 

2延遲和定時錯誤信號延遲和定時錯誤表明，當信號在邏輯電平的高閾值和低閾值之間變化時，信號在一段時間內保持不變。

 

過多的信號延遲可能導致定時錯誤和設備功能混亂。當存在多個接收器時通常會出現問題。電路設計人員必須確定最壞情況下的時間延遲，以確保設計正確。

 

信號延遲的原因：驅動器過載，接線過長。

 

3過沖過沖來自線路太長或信號變化太快的事實。

 

雖然大多數元件接收器都受輸入保護二極管保護，但有時這些過沖電平將遠遠超過元件電源電壓范圍并損壞元件。

 

4串擾

 

當信號通過時，串擾在信號線上的信號線中表現出來，在PCB板上相鄰的信號將感知相關信號，我們將其稱為串擾。信號線越接近地線，行間距越大，產生的串擾信號越小。異步信號和時鐘信號更可能產生串擾。

 

因此，解決串擾的方法是去除串擾信號或屏蔽嚴重受干擾的信號。

 

5電磁輻射EMI（Electro-Magnetic Interference）是電磁干擾，產生的問題包括過度的電磁輻射和對電磁輻射的敏感性兩個方面。 EMI表明，當數字系統帶電時，電磁波輻射到周圍環境，從而干擾周圍環境中電子設備的正常操作。其主要原因是電路工作頻率過高，布線布線不合理。目前，有用于EMI仿真的軟件工具，但EMI仿真器價格昂貴，仿真參數和邊界條件難以設置，這將直接影響仿真結果的準確性和實用性。最常見的方法是將控制EMI的設計規則應用于設計的各個方面，從而在設計的所有階段實現規則驅動和控制。避免傳輸線效應的方法

 

為了應對上述傳輸線問題的影響，我們討論了以下列方式控制這些影響的方法。

 

1嚴格控制關鍵網絡電纜的線路長度如果設計中存在高速跳躍邊緣，則必須考慮PCB板上傳輸線路影響的問題。現在常用的具有高時鐘頻率的快速集成電路芯片存在這樣的問題。解決這個問題有一些基本原則：如果使用CMOS或TTL電路進行設計，工作頻率小于10MHz，接線長度不應大于7英寸。 50MHz布線長度的工作頻率不應大于1.5英寸。如果工作頻率達到或超過75MHz，則接線長度應為1英寸。 GaAs芯片的最大布線長度應為0.3英寸。

 

如果超出此標準，則必須通過軟件模擬來定位線。線的確切長度需要控制物理軟件（例如PADS等）。

 

2拓撲結構合理規劃布線解決傳輸線效應的另一種方法是選擇正確的布線路徑和終端拓撲結構。當使用高速邏輯器件時，除非布線支路的長度保持很短，否則邊沿的快速變化信號將被信號干線上的支線失真。

 

通常，PCB布線使用兩種基本拓撲結構：菊花鏈（菊花鏈）布線和星形（星形）布線。對于菊花鏈布線，布線從驅動端開始并依次到達每個接收端。如果使用串聯電阻來改變信號特性，則串聯電阻的位置應靠近驅動端。菊花鏈布線在控制線路的高次諧波干擾方面效果最佳。但這種布線方式具有最低的布頓率并且不容易100％布通過。

 

在實際設計中，我們要使菊花鏈中的分支長度盡可能短，安全長度值應為：Stub Delay <= Trt * 0.1星形拓撲可以有效避免時鐘步進的不同問題信號，但很難在高密度PCB板上手動完成接線。使用自動接線裝置是完成星形接線的最佳方法。每個分支都需要終端電阻。終端電阻的電阻值應與連接的特征阻抗相匹配。

 

這可以通過軟件模擬來計算，以獲得特征阻抗值和終端匹配電阻值。

 

3種抑制電磁干擾的方法信號完整性問題的良好解決方案將改善PCB板（EMC）的電磁兼容性。其中最重要的是確保PCB板具有良好的接地。使用具有接地層的信號層進行復雜設計是非常有效的。另外，電路板最外層信號的最小密度也是減少電磁輻射的好方法，這種方法可以采用“表面積層”技術“構建”設計，實現PCB的實現。表面區域層是通過在普通工藝PCB上添加薄絕緣層和用于穿過這些層的微孔組合來實現的，電阻和電容可以埋在表面下，并且單位面積上的線密度將幾乎增加一次，從而減少了PCB的體積。 PCB面積的減小對布線的拓撲結構有很大影響，這意味著縮小電流環路并縮小支路的長度，而電磁輻射與電流電路的面積大致成正比，而體積小功能意味著可以使用高密度PIN封裝器件，從而減少連接長度，從而減少電流環路，

 

改善電磁兼容特性。

 

4其他可以使用的技術為了減少IC芯片電源上的瞬間電壓過沖，應該為IC芯片增加去耦電容。

 

這有效地消除了毛刺對電源的影響，并減少了印刷電路板上電源回路的輻射。當去耦電容直接連接到集成電路的功率管支路而不是功率層時，光滑的毛刺效果最佳。

 

這就是為什么某些器件插座具有去耦電容的原因，而其他器件則要求去耦電容足夠小以使器件保持距離。

 

任何高速和高功率器件應盡可能放在一起，以減少電源電壓的瞬時過沖。

 

如果沒有電源層，那么長電源連接將在th之間形成一個環路e信號和環路，成為輻射源和易感應電路。 構成不跨越相同網絡電纜或其他布線的環路的路由稱為開環。 如果環路穿過相同的網絡電纜，則其他布線形成閉環。 在這兩種情況下，都形成了天線效應（線天線和環形天線）。 天線會向外界產生EMI輻射，并且本身就是敏感電路。

 

閉環是一個必須考慮的問題，因為它產生的輻射大致與閉環區域成比例。

 

為了實現上述所有經驗方法，通過軟件仿真和EDA軟件控制無法完成手動計算。