從周五到客戶推出DDR3信號完整性測試方案，令人意外的是，他們不僅不知道DDR3總線信號完整性測試點，還被一些廠商誘惑，準備購買2.5GHz示波器來測試DDR3 1.33 G巴士。

 

在商業市場上，我堅信誠實的工作，踏實的工作，細致的工作，必將帶來長期的業務和回報，就像我們在華東的防務業務一樣。

 

那么DDR總線的測試實際需要多少帶寬用于示波器（最低要求）？

 

 

由于JEDEC規范沒有給出最快的上升/下降時間，下表是基于芯片的分析和實際情況的結果：

 

DDR3總線信號完整性測試需要關注4點

正確選擇示波器后，我們需要在測試DDR3總線時關注4個點：

 

1.檢測

 

如何正確檢測是測試DDR3的難點。

 

對于嵌入式系統，建議在PCB設計過程中，進行可測試性設計，即準備測試這些信號，然后預留測試點（包括測試點附近的接地點），測試點應盡可能靠近DRAM IC引腳，因為JEDEC規范的位置是BGA焊球的位置。

 

另一種方法是使用BGA探頭適配器（在前一篇文章中描述），這是最可靠的方法，但加工是困難的。

 

對于計算機系統，建議使用BGA探頭適配器處理多個DIMM以進行測試，或者使用ZIF探頭附件焊接多個DIMM以進行測試（現在更多地使用此方法）。

 

2.讀寫信號分離

 

DDR總線需要測試時鐘，命令/地址，數據等，數據測試很困難，關鍵參數是建立時間和維護時間，所以有必要將讀寫信號分開，分開測試建立讀寫信號和保留時間的時間。現在大多數讀寫分離的方法是用示波器捕獲大量數據，然后根據建立時間和保留時間之間的關系，從波形中間找到那些段波形是讀取，寫入哪個段波形，然后分別測試讀寫時間和保留時間以及其他參數

如果用手勢測量，這種方法需要花費很多時間，但仍然無法解決測試數據量不足的問題。

 

 

使用InfiniiScan是一種使用繪圖來觸發讀寫分離，然后累積到眼圖中的好方法，可以累積大量數據，然后測試建立時間，保留時間和其他參數，分離方法如下：

 

DDR3總線信號完整性測試需要關注4點

 

3.自動一致性測試由于DDR3總線測試信號很多，測試參數很多，測試工作量非常大，如果不使用自動化方案，可能需要1-2周才能完全測試所需參數。 JEDEC規范。

自動化測試軟件可以幫助解決測試工作量的問題，如果使用正確，可以將測試時間從1-2周減少到1-2天。

因此，建議使用自動測試軟件，這是提高效率的一種方法。

 

4.調試對于系統，當出現時鐘問題時，多次與電源相關（約80％），抖動分析軟件抖動趨勢圖方法可用于跟蹤問題的根本原因：因為抖動趨勢圖和其他通道當發現抖動趨勢圖和電源信號同步變化時，信號可以同時顯示在示波器的屏幕??上，基本上可以確定抖動問題來自這個電源。