我們在PCB抄板經常發現，我們認為理所當然的一些規則或事實往往會有一些錯誤。電子工程師在電路設計中也有這樣的例子。

 

這是工程師對8點誤解的總結。

 

誤區二：這塊板子的PCB設計要求不高，用細線，自動布料評測：自動布線必然會占用較大的PCB面積，同時多于手工布線多次孔，在在大部分產品中，PCB制造商要考慮除業務因素外的因素，是線寬和孔數，它們會影響PCB的產量和位消耗量，

節省供應商的成本，也要找價格找個理由。

 

誤區三：這些總線信號都是用阻力拉動的，放心了解點評：信號需要上下拉動很多原因，但并非所有都要拉。

拉電阻拉一個簡單的輸入信號，電流是幾十微安，但拉一個驅動信號，其電流將達到Ma類，現在系統往往是32位地址數據，可能有244/245隔離總線和其他信號，所有上拉，這些電阻上幾瓦的功耗。

誤區四：CPU和FPGA這些未使用的I / O端口如何處理呢？

 

先把它弄空，然后再空。評論：如果沒有I / O端口浮動，外部干擾可能是輸入信號的重復振蕩的一點點，并且MOS器件的功耗很大程度上取決于門電路反轉的次數。

如果你把它拉起來，每個引腳也會有一個微電平的電流，所以最好的方法是設置輸出（當然，外面不能拿起其他驅動信號）

 

誤區五：這個FPGA仍然有很多門可以使用，可以發揮評論：FGPA的功耗與所使用的觸發器數量及其周轉率成正比，因此相同類型的FPGA可能會有100倍的差異。不同電路中不同時間的功耗。

最大限度地減少高速觸發器的數量是降低FPGA功耗的基本方法。

 

誤區六：內存中有如此多的控制信號，我這個板只需要使用OE而我們就可以發信號，選擇接地條上的芯片，這樣讀取操作數據出來的速度要快得多

 

評測：當芯片選擇有效時（無論是OE和我們），存儲器的大部分功耗將比芯片選擇無效大100倍以上，因此使用CS盡可能地控制芯片，并且在其他要求的情況下縮短芯片選擇脈沖的寬度。神話七：這些信號怎么都匆匆啊？

 

只要匹配良好，就可以消除。評測：除了一些特定的信號（如100BASE-T，CML）外，還有超調，只要不是很大，并不一定需要匹配，即使匹配不匹配也是最好的。像TTL的輸出阻抗小于50歐姆，有的甚至20歐姆，如果還配有這么大的匹配電阻，那么電流非常大，功率是不可接受的，其他信號幅度會太小而無法使用，而且輸出高低輸出阻抗的一般信號是不一樣的，沒有辦法完全匹配。因此，只要過沖可以接受TTL，LVDS，422和其他匹配的信號。