如果你發現在以前的低速時代積累的設計經驗現在似乎是不可能的，同樣的設計，之前沒有問題，但現在無法正常工作，那么恭喜你，你遇到了最核心的硬件設計問題：信號完整性。

 

你提前一天見面是件好事。在過去的低速時間內，當電平跳躍時，信號上升的時間通常會增加幾個ns。設備之間的互連不會影響電路的功能，也不需要關心信號完整性問題。但在當今的高速時代，隨著IC輸出開關速度的提高，許多都處于皮秒級，無論信號周期如何，幾乎所有設計都遇到了信號完整性問題。另外，追求低功耗使得內核電壓越來越低，1.2v內核電壓已經非常普遍。

 

因此，系統的噪聲容限可以越來越小，這也使信號完整性問題更加突出。從廣義上講，信號完整性是指電路設計中互連引起的所有問題，主要研究互連的電特性參數如何與數字信號的電壓和電流波形相互作用，以及如何影響產品的性能。

 

它主要表現在時??間序列，信號振鈴，信號反射，近端串擾，遠端串擾，開關噪聲，非單調性，地彈，電源反彈，衰減，電容負載，電磁輻射，電磁干擾等方面的影響。等等。信號完整性問題的根源在于信號上升時間的減少。

 

即使布線拓撲沒有改變，如果使用具有小信號上升時間的IC芯片，現有設計將處于臨界狀態或停止工作。

 

以下是一些常見的信號完整性問題。

 

反射：圖1顯示了信號反射引起的波形失真。它看起來像是振鈴，取出你制作的電路板，測量各種信號，如時鐘輸出或高速數據線輸出，看看這個波形是否存在。

 

如果是這樣，那么你應該對信號完整性問題有一種感性的理解，是的，這是一個信號完整性問題。許多硬件工程師在時鐘輸出信號上連接一個小電阻，并且至于為什么，許多人無法說出，他們會說，很多成熟的設計都有。也許你知道，但是很多人都無法分辨出這個小電阻器的作用，包括很多具有三四年經驗的硬件工程師，這是否令人驚訝？但這是真的，我遇到了很多。實際上，這個小電阻的作用是解決信號反射的問題。隨著電阻增加，振鈴將消失，但你會發現上升的信號不再那么陡峭。這種解決方案稱為阻抗匹配，O，在右側，我們必須注意阻抗匹配，阻抗在信號完整性問題中占據極其重要的地位。串擾：如果你足夠小心，你會發現有時對于信號線，沒有功能輸出信號，但在測量時，會有一小部分常規波形，就像有信號輸出一樣。此時，您可以測量與其相鄰的信號線，看看是否存在某種類似的規律！是的，如果兩條信號線非常接近，通常會。這是串擾。當然，受串擾影響的信號線上的波形不一定與相鄰信號波形相似，也不一定具有明顯的規律，更多的表現為噪聲形式。串擾一直是當今高密度電路板的頭疼問題，由于布線空間小，信號必然非常接近，因此您只能控制它，但不能消除它，而不是面對它。

 

對于串擾信號線，來自相鄰信號的干擾等同于對他的噪聲。串擾大小與電路板上的許多因素有關，而不僅僅是因為兩條信號線之間的距離。當然，距離是最容易控制的，也是最常見的解決串擾的方法，但不是唯一的方法。這也是許多工程師容易誤解的地方。

 

有關更深入的討論，我將在后續文章中發布。

 

軌道坍塌：噪聲不僅存在于信號網絡中，而且存在于配電系統中。我們知道，流過電源和地之間路徑的電流不可避免地存在阻抗，除非您可以將電路板上的所有東西都變成超導體。然后，當電流發生變化時，不可避免地會產生壓降，因此實際送到芯片電源管腳的電壓會降低，有時甚至會大大降低，就像電壓突然產生塌陷一樣，這就是軌道坍方。軌道崩潰有時會導致致命問題，并可能影響電路板的功能。由高性能處理器集成的門的數量正在增加，開關速度增加得更快，并且在更短的時間內消耗更多的開關電流，并且可以容忍的噪聲變得越來越小。但是，由于高性能處理器對電力系統的苛刻要求以及構建具有較低阻抗的配電系統的困難，同時控制噪聲變得越來越困難。

 

您可能已經注意到它再次是阻抗，理解阻抗是理解信號完整性問題的關鍵。信號完整性問題涉及面很廣，這里僅簡要介紹幾種現象，希望本文能讓您對信號完整性有一個初步的了解。信號完整性，將成為每個硬件工程師的必修課程。提前一天聯系，早一天受益。